芯片设计师Mr. Bubble:先进封装成为新摩尔定律,英伟达路线图受制于内存与封装
2026年9月22日,资深芯片设计师Mr. Bubble在科技播客Frictionless Podcast专访中表示,AI算力基础设施的真正瓶颈已从芯片本身转向先进封装、互连延迟与存储层级。他认为,摩尔定律在经济学层面已经破产,先进封装正成为“新的摩尔定律”。
Mr. Bubble指出,晶圆光刻微缩成本呈非线性增长,行业正通过封装扩大面积、连接多颗芯片来提升性能。他以英伟达路线图为例,称Rubin Ultra最初计划封装4颗裸片,因物理和封装极限被迫降级为每组2颗裸片、再通过PCB连接两组封装,因此PCB制造商成为英伟达让芯片协同工作的瓶颈所在。他早于市场看多英特尔,因为其EMIB封装技术领先,但认为真正应做多的是PCB板厂商。
在推理侧,Mr. Bubble认为预填充-解码分离正成为主流架构,Kimi参考设计已将两阶段部署在不同节点。针对大上下文带来的内存压力,他提出闪存卸载与高带宽闪存(HBF)可承载海量上下文,而非一味堆砌HBM。他预测内存的终极形态是3D DRAM,将DRAM直接键合在逻辑芯片上方以降低延迟、功耗并提升带宽。
对于大模型实验室“踩边界”的叙事,Mr. Bubble持质疑态度,认为其并未暂停数据中心建设或削减资本支出,并指该叙事可能涉及监管俘获。在投资上,他更看好拥有硬件层的公司,认为借助AI研发出5到10种新药即可收回所有资本开支。
- 2026-09-22 12:22 | 华尔街见闻:“芯片网红”:AI算力瓶颈早已不是算力芯片,而是先进封装、互连延迟与存储层级阅读原文
当市场在为科技巨头数千亿美元的AI资本支出(Capex)能否回本而焦虑时,产业最前沿的硬件工程师们却在关注另一个更本质的命题:摩尔定律的经济学已经破产,算力竞赛的真正瓶颈,从来不在芯片本身,而是从“设计更快的芯片”变成了“控制从硅片到机架的物理堆栈”。近日,在知名科技播客Frictionless Podcast by Logan Jastremski的专访中,“芯片网红”、资深芯片设计师、知名硬件分析专家“Mr. Bubble”就当前AI算力供应链的核心瓶颈、未来架构演进及AI投资的最终价值归宿进行了深度剖析。这场对话从晶体管密度讲到存储层级,从机架设计讲到大模型实验室的战略意图,核心结论只有...