英特尔晶圆厂特别节目：芯片三维堆叠需十年消化散热难题

10月23日，科技播客主持人Dwarkesh Patel发布英特尔晶圆厂特别节目。他在英特尔晶圆厂和研究实验室走访两天，与五位技术负责人对话，话题覆盖环绕栅极、背面供电、CFET等芯片结构演进，以及英特尔与马斯克Terafab项目的合作。

节目指出，2045年芯片将继续向三维堆叠方向演进，晶体管、连线、芯片之间的连接都在向上叠加，但每种新结构约需十年消化散热和集成难题。英特尔研发负责人Chris Auth等人讨论了散热限制、钌替代铜互连、混合键合技术进展，并回顾了10纳米节点教训。

英特尔负责量产制程开发的Chris Auth认为，环绕栅极是终极晶体管结构，下一步CFET将N型和P型晶体管上下叠放，同样面积能多放一倍晶体管，但散热和层间走线难度更大。研究实验室正在探索用钌替代铜互连，在极细尺寸下钌无需衬垫，可节省电阻。先进封装技术部门总监Tyler Osborn介绍，混合键合技术可将芯片间互连间距从15年前的130-150微米缩小至实验室10微米以下。

英特尔CTO Pushkar Ranade表示，现有全球设备约够把先进制程晶圆产量翻一倍，设备订单需18个月才能交付。他承认英特尔需要追赶的是规模，认为技术已到位，但必须准时交付。节目还回顾了英特尔10纳米节点教训，Chris Auth总结称，一个节点内不应做太多创新。