返回新闻列表
2026-09-05 12:20
AI123

华为何庭波发表芯片实测数据论文:晶体管密度较前代提升55%

9月4日,华为半导体负责人何庭波在中科院科技论文预发布平台ChinaXiv发表论文,披露麒麟2026芯片实测数据,并更新“韬定律”。论文显示,麒麟2026晶体管密度达2.38亿/平方毫米,较前代提升约55%;在相同AI推理性能下,NPU功耗下降66%,GPU功耗下降58%。

何庭波在论文中回应了业界对3D堆叠芯片“高密度带来高功耗、高发热”的质疑。她提出,芯片能耗的关键不只在于计算,更在于数据移动。通过LogicFolding技术重新设计电路布局,将平面电路安排至上下两层,利用混合键合建立高密度垂直互连,缩短信号传输距离,从而降低互连电容和能耗。

论文披露,麒麟2026的典型核心连线长度缩短约20%,关键路径部分连线最多缩短70%,时钟缓冲器数量从约4.36万个降至1.9万个。在相同29 TOPS的AI推理性能下,NPU时钟频率下降63%,供电电压由0.85V降至0.55V,功耗密度下降73%。GPU在相同帧率下电压降低约200mV,功耗下降58%。

何庭波强调,τ定律是时间缩放定律而非能量缩放定律。LogicFolding带来的时间余量既可用于降低功耗,也可用于提升性能。麒麟2026的低功耗表现,是设计者主动将部分时间余量用于节能的结果。她同时坦言,CPU部分仍需更复杂的设计、EDA工具支持和长期验证,这一技术路线仍面临制造与设计挑战。

此前,华为于2026年5月对外发布“韬定律”,尝试为后摩尔时代半导体演进寻找新路径。此次论文更新进一步展示了“τ芯片”通过重构电路结构、缩短信号传输距离,将时间维度革新转化为性能、功耗和温控方面的突破。何庭波在论文结尾表示,每一轮芯片迭代都应留下“计算更多、耗能更少”的成果。

来源
  1. 2026-09-05 22:06 | 财联社:华为“韬定律”细节再公开:麒麟2026密度暴涨55% 功耗反而大降
    阅读原文

    《科创板日报》9月6日讯(记者 黄心怡)华为半导体负责人何庭波在中科院科技论文预发布平台ChinaXiv上更新了论文《Huawei's τ Chip Was Supposed to Melt?》(华为韬芯片本应熔化吗?)。 这篇论文是对今年5月华为发布的“韬定律”的延续解读,也是对外界针对芯片发热问题的回应:折叠后单位面积晶体管激增,功率密度必然飙升,理应更热、更耗电, 而麒麟芯片实测结果,颠覆了这一推论。在相同性能下,NPU功耗下降66%,GPU下降58%,CPU性能核心下降41%。 原因是在芯片内部,能量的主要消耗并非来自计算本身,而是来自数据传输。何庭波将其比喻为,人在工作日的精力消耗,...

  2. 2026-09-05 10:31 | 华尔街见闻:华为何庭波更新韬定律论文:“τ芯片”本该过热烧毁?
    阅读原文

    堆叠更多晶体管,芯片反而更冷——这一看似反直觉的结论,成为华为半导体负责人何庭波最新论文试图回答的核心问题。 9月4日,何庭波在中科院科技论文预发布平台ChinaXiv发布论文《Huawei's τ Chip Was Supposed to Melt?》(《华为的τ芯片本该过热烧毁?》),通过麒麟2026的实测数据,回应业界对3D堆叠芯片“高密度带来高功耗、高发热”的质疑。 论文数据显示,麒麟2026晶体管密度较前代提升约55%,但在相同性能下,NPU功耗下降66%,GPU功耗下降58%。何庭波认为,芯片能耗的关键不只是“计算”,更在于“数据移动”——LogicFolding通过缩短信号传输距...

  3. 2026-09-05 07:24 | t.cj.sina.com.cn:何庭波9月4日发布论文,τ芯片数据令行业沉默
    阅读原文

    还记得何庭波在5月份提出的韬定律?质疑声铺天盖地,没人信。但就在9月4日,何庭波直接甩出一篇硬核论文,《Huaweis τ Chip Was Supposed to Melt》——翻译过来就是《那颗本该烧毁的τ芯片》。你品,你细品——这不是自黑,这是赤裸裸的宣战。所有人都等着看3D堆叠芯片发热爆炸的笑话,结果何庭波甩出一组数据,让整个行业集体沉默。

  4. 2026-09-04 21:09 | IT之家:麒麟 2026 芯片晶体管密度暴涨 55%,华为何庭波更新韬定律论文
    阅读原文

    IT之家 9 月 4 日消息,今日,一篇发布于 ChinaXiv 的预印本论文《华为 τ(韬)芯片本该过热烧毁?》对外公开,华为工程师何庭波详细披露了 τ(韬)定律的底层原理,并且放出麒麟 2026 芯片的实测数据。长久以来行业普遍认为,3D 堆叠会带来严重的发热难题,但麒麟 2026 的实测结果,给出了完全不一样的答案。传统摩尔定律依靠缩小晶体管几何尺寸实现性能迭代,而受外部条件限制,华为无法继续沿用 EUV 极紫外光刻向下推进制程。华为选择跳出空间缩放的固有路线,开创 τ 缩放定律,不再一味缩小晶体管,转而压缩信号在芯片内部传输的特征延迟 τ(韬),逻辑折叠(LogicFolding)就是...

其他新闻

查看全部